Міністерство освіти та науки України Національний університет “Львівська політехніка” Курсова робота з предмету: “Мікропроцесорні системи” тема: “Проектування мікрокомп’ютера” Виконав: студент групи КСМ-4 Перевірив: Львів – 2004 Зміст  TOC \o "1-3" \h \z \u   HYPERLINK \l "_Toc71906567" 1. Початкові дані на проектування  PAGEREF _Toc71906567 \h 3  HYPERLINK \l "_Toc71906568" 2. Загальні відомості  PAGEREF _Toc71906568 \h 4  HYPERLINK \l "_Toc71906569" 2.1 Основні технічні харакетристики мікроконтролера AT 80C5112:  PAGEREF _Toc71906569 \h 5  HYPERLINK \l "_Toc71906570" 2.2 Внутрішня структура AT80C5112  PAGEREF _Toc71906570 \h 6  HYPERLINK \l "_Toc71906571" 3. Розробка схеми електричної функціональної  PAGEREF _Toc71906571 \h 11  HYPERLINK \l "_Toc71906572" 3.1 Загальна схема мікрокомп'ютера  PAGEREF _Toc71906572 \h 11  HYPERLINK \l "_Toc71906573" 3.2 Формування магістралі адрес  PAGEREF _Toc71906573 \h 11  HYPERLINK \l "_Toc71906574" 4. Проектування принципової схеми мікрокомп'ютера  PAGEREF _Toc71906574 \h 14  HYPERLINK \l "_Toc71906575" 4.1 Вузол синхронізації  PAGEREF _Toc71906575 \h 14  HYPERLINK \l "_Toc71906576" 4.2 Вузол формування сигналу RESET  PAGEREF _Toc71906576 \h 14  HYPERLINK \l "_Toc71906577" 4.3 Зовнішня пам'ять  PAGEREF _Toc71906577 \h 15  HYPERLINK \l "_Toc71906578" 4.4 Вузли вводу/виводу  PAGEREF _Toc71906578 \h 18  HYPERLINK \l "_Toc71906579" 5. Програма початкової ініціалізації  PAGEREF _Toc71906579 \h 20  HYPERLINK \l "_Toc71906580" 5.1 Опис алгоритму  PAGEREF _Toc71906580 \h 20  HYPERLINK \l "_Toc71906581" 5.2 Блок-схема алгоритму  PAGEREF _Toc71906581 \h 21  HYPERLINK \l "_Toc71906582" 5.3 Текст програми ініціалізації  PAGEREF _Toc71906582 \h 22  HYPERLINK \l "_Toc71906583" Висновок  PAGEREF _Toc71906583 \h 30  HYPERLINK \l "_Toc71906584" Література  PAGEREF _Toc71906584 \h 31 1. Початкові дані на проектування 1. Тип мiкропроцесора - ATMEL AT80C5112 2. Постiйна пам’ять 3. Оперативна пам’ять 4. Підсистема вводу-виводу 2. Загальні відомості AT80C5112 – це високопродуктивна ROMLESS (без внутрішньої постійної памяті) версія 8-ми бітного контролера стандарту 80C51. AT80C5112 притримується всіх рис стандарту 80С51: 256 байтний внутрішній ОЗП, 8-ми ресурсна 4-х бітна система переривань, два лічильниками. AT80C5112 призначений для аналогових інтерфейсних засобів, тому він має 10-ти бітний 8-ми канальний АЦП і 5-ти канальний масив програмованих лічильників PCA. До тогож, AT80C5112 має апаратносторожевий таймер Watchdog, двонапрямлений послідовний канал, який спрощує мультипроцесорне з’єднання (UART), SPI послідовна шина контролю і здатність підвищення швидкості Х2. Повне статичне виконання AT80C5112 дозволяє понизити системне споживання живлення завдяки пониженню частоти до деякого значення без втрати даних. AT80C5112 має 3 програмно-керовані режими пониження активності при подальшому споживанні живлення. В Idle режимі CPU “заморожений” поки периферійні пристрої бездіють. В Quiet режимі працює тільки АЦП. В Power-down режимі ОЗП в стані зберігання і всі інші функції не виконуються. Два ресурса осциляторів, кристальний і RS, дають різностороннє керування потужністю. Добавлені функції AT80C5112 роблять його більш могутнім для програм, в яких необхідні АЦП, високошвидкісний ввід - вивід і можливості обчислень: - промислові системи управління - системи аварійної сигналізації, пристрої управління двигунами - споживчі товари та ін. AT80C5112 пропонується в 48/52 пінових корпусах з Port0 і Port1. 2.1 Основні технічні харакетристики мікроконтролера AT 80C5112: - 80C51 архитектура; - 5 портів вводу/виводу; - два 16-ти бітних таймера/лічильника; - 256 байт встроенного ОЗУ; - Максимальна частота кристалу 40 МГц в стандартному режимі, 20 МГц в X2 режимі (40 МГц частота процесорного ядра); - Пять портов: 32+2 дискретных входа/выхода;...